VERILOG FOR DIGITAL DESIGN FRANK VAHID, ROMAN LYSECKY
Τύπος υλικού:![Κείμενο](/opac-tmpl/lib/famfamfam/BK.png)
- 9780470052
Ελλιπή περιεχόμενα:
CHAPTER 2 COMBINATIONAL LOGIC DESIGN P. 9 CHAPTER 1 INTRODUCTION P. 1 CHAPTER 3 SEQUENTIAL LOGIC DESIGN P. 35 CHAPTER 4 DATAPATH COMPONENTS P. 65 CHAPTER 5 REGISTER-TRANSFER LEVEL (RTL) DESIGN P. 97 CHAPTER 6 VERILOG MINI-REFERENCE P. 129
Τύπος τεκμηρίου | Τρέχουσα βιβλιοθήκη | Συλλογή | Ταξιθετικός αριθμός | Αριθμός αντιτύπου | Κατάσταση | Ημερομηνία λήξης | Ραβδοκώδικας |
---|---|---|---|---|---|---|---|
![]() |
ΒΚΠ - Πατρα Αποθήκη 2.1 | Non-fiction | 005.133 VAH (Περιήγηση στο ράφι(Άνοιγμα παρακάτω)) | 1 | Διαθέσιμο | 025000284681 |
index p.p. 163-173
CHAPTER 2 COMBINATIONAL LOGIC DESIGN P. 9 CHAPTER 1 INTRODUCTION P. 1 CHAPTER 3 SEQUENTIAL LOGIC DESIGN P. 35 CHAPTER 4 DATAPATH COMPONENTS P. 65 CHAPTER 5 REGISTER-TRANSFER LEVEL (RTL) DESIGN P. 97 CHAPTER 6 VERILOG MINI-REFERENCE P. 129