Κανονική προβολή Προβολή MARC Προβολή ISBD

"Υλοποίηση Ψηφιακού Τηλεπικοινωνιακού Συστήματος σε DSP Επεξεργαστή της Οικογένειας TMS320 με Έμφαση σε Θέματα Κόστους Υλοποίησης του Συστήματος" Διπλωματική εργασία. Πανεπιστήμιο Πατρών. Πολυτεχνική Σχολή Τμήμα Μηχανικών Ηλεκτρονικών Υπολογιστών και Πληροφορικής Σπυρίδων Μπέλμπας; Κωνσταντίνος Μπερμπερίδης επιβλέπων καθ., Εμμανουήλ Ψαράκης συνεπ. καθηγητής

Συντελεστής(ές): Τύπος υλικού: ΚείμενοΚείμενοΛεπτομέρειες δημοσίευσης: Πάτρα Πανεπιστήμιο Πατρών. Τμήμα ΤΜΗΥΠ 2003Περιγραφή: viii,100σ. σχημ.,πινΘέμα(τα):
Ελλιπή περιεχόμενα:
ΚΕΦΑΛΑΙΟ 1 1.1 Γενικά 1.2 Εξοπλισμός 1.3 Δομή των Κεφαλαίων ΚΕΦΑΛΑΙΟ 2 2.1 Εισαγωγή 2.2 Γενική Περιγραφή της Πλατφόρμας TMS320C6711 DSK 2.2.1 Σήματα χρονισμού 2.2.2 Θύρα Εισόδου / Εξόδου 2.2.3 Διακόπτες καθορισμένοι από το χρήστη και ενδείξεις 2.2.4 'Ελεγχος Reset 2.2.5 Ελεγκτής παράλληλης θύρας 2.2.6 Εξωτερική μνήμη 2.3 Κυκλώματα Αναλογικής Αλληλεπίδρασης 2.3.1 Η συσκευή LC320AD535 2.3.1.1 Περιγραφή λειτουργιών του TLC320AD535 2.3.1.2 Περιγραφή λειτουργιών του codec 2.3.1.3 ADC κανάλι σήματος 2.3.1.4 DAC κανάλι σήματος 2.3.1.5 Οι διαμορφώσεις sigma - delta του ADC και του DAC 2.3.1.6 Φίλτρα αποδεκατισμού και φίλτρα παρεμβολής 2.3.1.7 Διακοπή τροφοδοσία μέσω λογισμικού (Power Down) 2.3.1.8 Σειριακές επικοινωνίες 2.4 Σύνοψη ΚΕΦΑΛΑΙΟ 3 3.1 Εισαγωγή 3.2. Η οικογένεια TMS320C6000 3.3. Γενική Περιγραφή του Επεξεργαστή TMS320C6711 3.4. Ανάλυση της Κεντρικής Μονάδας Επεξεργασίας (DSP CORE) 3.5 Περιγραφή του Enhanced Direct memory Access(EDMA) Controller 3.5.1 Oρολογία για τον EDMA 3.5.2 Επεξεργασία γεγονότων και καταχωρητές του EDMA ελεγκτή 3.5.3 Event encoder 3.5.4 Parameter RAM (PaRAM) 3.5.5 Συγχρονισμός των EDMA μεταφορών 3.5.7 Παραγωγή διακοπών στον EDMA 3.6 Multichannel Buffered Serial Port 3.6.1 Σήματα και καταχωρητές του McBSP interface 3.6.2 Μετάδοση και Λήψη Δεδομένων 3.7 Host Port Interface 3.7.1 Εξωτερικό Interface του HPI 3.8 External Memory Interface 3.8.1 Εύρος μνήμης και τρόπος διαχείρισης των bytes 3.9 ύνοψη ΚΕΦΑΛΑΙΟ 4 4.1 Εισαγωγή 4.2 Διαχείριση των Projects 4.3 H Build Διαδικασία 4.4 DebuGGIng 4.5 Σύνοψη ΚΕΦΑΛΑΙΟ 5 5.1 Εισαγωγή 5.2 Περιγραφή Συστημάτων Επικοινωνίας 5.3 Μοντέλο Ψηφιακού Τηλεπικοινωνιακού Συστήματος 5.3.1 Πηγή Πληροφορίας 5.3.2 Κωδικοποιητής / Αποκωδικοποιητής πηγής 5.3.3 Κωδικοποιητής / Αποκωδικοποιητής καναλιού 5.3.4 Διαμορφωτής 5.3.5 Αποδιαμορφωτής 5.3.6 Επικοινωνιακό κανάλι 5.4 Μελέτη Τεχνικών Ψηφιακής Διαμόρφωσης / Αποδιαμόρφωσης 5.4.1 Binary Amplitude Shift Keying (BASK) 5.4.2 Binary Phase Shift Keying (BPSK) 5.4.3 Binary Frequency Shift Keying (BFSK) 5.5 Σύγκριση των Τεχνικών ASK, PSK και ΦΣΚ 5.6 Σύνοψη ΚΕΦΑΛΑΙΟ 6 6.1 Εισαγωγή 6.2 Αρχικοποίηση Λειτουργικών Μονάδων της Πλατφόρμας Ανάπτυξης 6.3 Interrupt Service Routine (ISR) 6.4 Υλοποίηση της Διαμόρφωσης / Αποδιαμόρφωσης Binary Frequency Shift Keying(BFSK) 6.5 Υλοποίηση της Διαμόρφωσης / Αποδιαμόρφωσης Binary Amplitude Shift Keying (BASK) 6.6 Υλοποίηση της Διαμόρφωσης / Αποδιαμόρφωσης Binary Phase Shift Keying(BPSK) 6.7 Γραφικό Περιβάλλον Επιλογής Τεχνικών 6.8 Σύνοψη ΚΕΦΑΛΑΙΟ 7 7.1 Εισαγωγή 7.2 Υπολογισμός Πλήθους Αριθμιτικών Πράξεων 7.2.1 Πράξεις για την τεχνική BFSK 7.2.2 Πράξεις για την τεχνική BASK 7.2.3 Πράξεις για την τεχνική BPSK 7.2.4 ύγκριση του κόστους των τριών τεχνικών 7.3 Μελέτη του Κόστους της Τεχνικής BFSK με Χρήση MATLAB 7.3.1 Περιγραφή και σχεδιαστικές αποφάσεις για την εξομοίωση τοθ BFSK 7.3.2 Epilog;h tvn syxnot;htvn tvn fer;ontvn gia to BFSK 7.3.3 Συμπεριφορά του συστήματος στη μεταβολή του symbol rate 7.3.4 Μια ιδιαίτερη επιλογή συχνοτήτων 7.4 Σύνοψη
Αντίτυπα
Τύπος τεκμηρίου Τρέχουσα βιβλιοθήκη Ταξιθετικός αριθμός Αριθμός αντιτύπου Κατάσταση Ημερομηνία λήξης Ραβδοκώδικας
Μηχανικών Η/Υ και Πληροφορικής 1 Διαθέσιμο

βιβλιογραφία : σσ. 100

ΚΕΦΑΛΑΙΟ 1 1.1 Γενικά 1.2 Εξοπλισμός 1.3 Δομή των Κεφαλαίων ΚΕΦΑΛΑΙΟ 2 2.1 Εισαγωγή 2.2 Γενική Περιγραφή της Πλατφόρμας TMS320C6711 DSK 2.2.1 Σήματα χρονισμού 2.2.2 Θύρα Εισόδου / Εξόδου 2.2.3 Διακόπτες καθορισμένοι από το χρήστη και ενδείξεις 2.2.4 'Ελεγχος Reset 2.2.5 Ελεγκτής παράλληλης θύρας 2.2.6 Εξωτερική μνήμη 2.3 Κυκλώματα Αναλογικής Αλληλεπίδρασης 2.3.1 Η συσκευή LC320AD535 2.3.1.1 Περιγραφή λειτουργιών του TLC320AD535 2.3.1.2 Περιγραφή λειτουργιών του codec 2.3.1.3 ADC κανάλι σήματος 2.3.1.4 DAC κανάλι σήματος 2.3.1.5 Οι διαμορφώσεις sigma - delta του ADC και του DAC 2.3.1.6 Φίλτρα αποδεκατισμού και φίλτρα παρεμβολής 2.3.1.7 Διακοπή τροφοδοσία μέσω λογισμικού (Power Down) 2.3.1.8 Σειριακές επικοινωνίες 2.4 Σύνοψη ΚΕΦΑΛΑΙΟ 3 3.1 Εισαγωγή 3.2. Η οικογένεια TMS320C6000 3.3. Γενική Περιγραφή του Επεξεργαστή TMS320C6711 3.4. Ανάλυση της Κεντρικής Μονάδας Επεξεργασίας (DSP CORE) 3.5 Περιγραφή του Enhanced Direct memory Access(EDMA) Controller 3.5.1 Oρολογία για τον EDMA 3.5.2 Επεξεργασία γεγονότων και καταχωρητές του EDMA ελεγκτή 3.5.3 Event encoder 3.5.4 Parameter RAM (PaRAM) 3.5.5 Συγχρονισμός των EDMA μεταφορών 3.5.7 Παραγωγή διακοπών στον EDMA 3.6 Multichannel Buffered Serial Port 3.6.1 Σήματα και καταχωρητές του McBSP interface 3.6.2 Μετάδοση και Λήψη Δεδομένων 3.7 Host Port Interface 3.7.1 Εξωτερικό Interface του HPI 3.8 External Memory Interface 3.8.1 Εύρος μνήμης και τρόπος διαχείρισης των bytes 3.9 ύνοψη ΚΕΦΑΛΑΙΟ 4 4.1 Εισαγωγή 4.2 Διαχείριση των Projects 4.3 H Build Διαδικασία 4.4 DebuGGIng 4.5 Σύνοψη ΚΕΦΑΛΑΙΟ 5 5.1 Εισαγωγή 5.2 Περιγραφή Συστημάτων Επικοινωνίας 5.3 Μοντέλο Ψηφιακού Τηλεπικοινωνιακού Συστήματος 5.3.1 Πηγή Πληροφορίας 5.3.2 Κωδικοποιητής / Αποκωδικοποιητής πηγής 5.3.3 Κωδικοποιητής / Αποκωδικοποιητής καναλιού 5.3.4 Διαμορφωτής 5.3.5 Αποδιαμορφωτής 5.3.6 Επικοινωνιακό κανάλι 5.4 Μελέτη Τεχνικών Ψηφιακής Διαμόρφωσης / Αποδιαμόρφωσης 5.4.1 Binary Amplitude Shift Keying (BASK) 5.4.2 Binary Phase Shift Keying (BPSK) 5.4.3 Binary Frequency Shift Keying (BFSK) 5.5 Σύγκριση των Τεχνικών ASK, PSK και ΦΣΚ 5.6 Σύνοψη ΚΕΦΑΛΑΙΟ 6 6.1 Εισαγωγή 6.2 Αρχικοποίηση Λειτουργικών Μονάδων της Πλατφόρμας Ανάπτυξης 6.3 Interrupt Service Routine (ISR) 6.4 Υλοποίηση της Διαμόρφωσης / Αποδιαμόρφωσης Binary Frequency Shift Keying(BFSK) 6.5 Υλοποίηση της Διαμόρφωσης / Αποδιαμόρφωσης Binary Amplitude Shift Keying (BASK) 6.6 Υλοποίηση της Διαμόρφωσης / Αποδιαμόρφωσης Binary Phase Shift Keying(BPSK) 6.7 Γραφικό Περιβάλλον Επιλογής Τεχνικών 6.8 Σύνοψη ΚΕΦΑΛΑΙΟ 7 7.1 Εισαγωγή 7.2 Υπολογισμός Πλήθους Αριθμιτικών Πράξεων 7.2.1 Πράξεις για την τεχνική BFSK 7.2.2 Πράξεις για την τεχνική BASK 7.2.3 Πράξεις για την τεχνική BPSK 7.2.4 ύγκριση του κόστους των τριών τεχνικών 7.3 Μελέτη του Κόστους της Τεχνικής BFSK με Χρήση MATLAB 7.3.1 Περιγραφή και σχεδιαστικές αποφάσεις για την εξομοίωση τοθ BFSK 7.3.2 Epilog;h tvn syxnot;htvn tvn fer;ontvn gia to BFSK 7.3.3 Συμπεριφορά του συστήματος στη μεταβολή του symbol rate 7.3.4 Μια ιδιαίτερη επιλογή συχνοτήτων 7.4 Σύνοψη

Πανεπιστήμιο Πατρών, Βιβλιοθήκη & Κέντρο Πληροφόρησης, 265 04, Πάτρα
Τηλ: 2610969621, Φόρμα επικοινωνίας
Εικονίδιο Facebook Εικονίδιο Twitter Εικονίδιο Soundcloud