Reuse Methodology Manual for system-on-a-chip designs
Τύπος υλικού:![Κείμενο](/opac-tmpl/lib/famfamfam/BK.png)
- 0 7923 8175 0
Τύπος τεκμηρίου | Τρέχουσα βιβλιοθήκη | Συλλογή | Ταξιθετικός αριθμός | Αριθμός αντιτύπου | Κατάσταση | Ημερομηνία λήξης | Ραβδοκώδικας |
---|---|---|---|---|---|---|---|
![]() |
ΒΚΠ - Πατρα Αποθήκη 2.1 | Non-fiction | 621.395 KEA (Περιήγηση στο ράφι(Άνοιγμα παρακάτω)) | 1 | Διαθέσιμο | 025000282499 |
Browsing ΒΚΠ - Πατρα shelves, Shelving location: Αποθήκη 2.1, Collection: Non-fiction Κλείσιμο περιήγησης ραφιού(Απόκρυψη περιήγησης ραφιών)
![]() |
![]() |
![]() |
![]() |
![]() |
![]() |
![]() |
||
621.395 IMA Logic synthesis for low power VLSI designs / | 621.395 JOO An artificial intelligence approach to VLSI routing / | 621.395 KAT Contemporary logic design / | 621.395 KEA Reuse Methodology Manual for system-on-a-chip designs | 621.395 KUN VLSI signal processing, II | 621.395 KUO Low-voltage CMOS VLSI circuits / | 621.395 MON Computer-aided design techniques for low power sequential logic circuits / |
bibliography:pp.218-219