Hierarchical Modeling for VLSI Circuit Testing

Hierarchical Modeling for VLSI Circuit Testing Debashis Bhattacharya, John P. Hayes authors - Boston Kluwer Academic Publishers 1990 - x,159p.:fig.

0 7923 9058 X


ΕΠΕΑΕΚ
VLSI
INTEGRATED CIRCUITS
COMPUTER SIMULATION

621.395
Πανεπιστήμιο Πατρών, Βιβλιοθήκη & Κέντρο Πληροφόρησης, 265 04, Πάτρα
Τηλ: 2610969621, Φόρμα επικοινωνίας
Εικονίδιο Facebook Εικονίδιο Twitter Εικονίδιο Soundcloud